2026년 10월 17일을 자료 확인 기준일로 삼아, 기존 웨이퍼 생산량·생산능력 조사에 DRAM/HBM, NAND·저장장치·특수기판, 중국 메모리, EUV 고객 도입, ASML 장비 판매, 반도체 장비시장, 공정·첨단 패키징, 설비투자·회계 지표를 연결했다. 회사·제품·공정·기간·단위·모집단·실적/계획 상태와 출처 ID를 함께 보존했다. 회사별 모든 연도의 실제 생산 장수를 확보한 완전한 패널은 아니다. 공개되지 않았거나 접근할 수 없는 값은 결측이며 0이 아니다.

기본 구분은 물리적 웨이퍼 생산·투입·출하, 생산능력, 판매 비트, 가격, 제품 사양, 기술 사건, 장비 수, 투자금액이다. 생산능력은 특정 시점 설비가 낼 수 있는 잠재 처리량이며 실제 가동·수율·제품 구성에 따라 실적과 달라진다. 출하량에는 재고 증감이 개입한다. DRAM 공정 미세화나 NAND 적층·QLC 전환으로 웨이퍼 투입이 늘지 않아도 판매 비트가 증가할 수 있다. HBM 전환은 같은 비트 공급에 더 많은 웨이퍼 자원을 요구할 수 있다. 

DRAM에서는 Micron의 FY2015~FY2026 공시가 출하 비트와 평균판매가격을 분리해 읽는 데 유용하다. FY2016 비트 출하는 7% 증가했지만 ASP는 35% 하락했고, FY2017에는 비트가 52%, ASP가 19% 증가했다[MEM001, MEM002]. FY2024의 비트 증가 ‘mid-40%’, FY2025 ASP 증가 ‘low-40%’ 같은 표현은 원문 언어 구간으로 보관했다[MEM008]. 이를 임의로 45%, 43% 등으로 바꾸지 않았다. 공시가 없는 값은 매출에서 역산하지 않았다. Micron FY2026은 2026-09-03에 끝난 53주 회계연도이므로 달력연도 2026 전체나 전년의 52주와 무조건 동일한 기간이 아니다[MEM009].

SK hynix는 HBM을 포함한 DRAM 비트 출하가 2024년 15%, ASP가 80% 증가했다고 공시했다[MEM010]. 가격·고부가 제품 구성 변화가 매출에 크게 작용했음을 보여 주지만 웨이퍼 생산이 80% 증가했다는 뜻은 아니다. 2024년 3분기 HBM 매출은 DRAM 매출의 30%였고, 4분기 40%는 당시 전망이었다[MEM027]. 삼성의 2024년 4분기 DRAM ASP 약 20% 상승과 출하 비트의 low-teens 감소도 같은 구분이 필요한 사례다[MEM011]. 매출·비트·웨이퍼 비중은 서로 대체할 수 없다.

HBM 이력은 개발, 샘플, 고객 검증, 양산 준비, 양산, 상업 출하를 별도 단계로 읽어야 한다. 삼성은 2016년 4GB HBM2 양산, 2024년 4월 HBM3E 8H 양산을 발표했다[MEM012, MEM016]. Micron은 2024-02-26 HBM3E 8H 볼륨 생산을, SK hynix는 2024-03-19 HBM3E 볼륨 생산과 2024-09-26 36GB 12단 양산을 발표했다[MEM029, MEM021, MEM022]. 8단·12단 전환과 고객 공급 시점은 별도 사건이다.

HBM4에서도 SK hynix의 2025년 3월 샘플, 9월 개발 완료·양산 체제 준비, 2026년 1월 고객 동시 공급은 구분된다[MEM023, MEM024, MEM025]. 삼성은 2026-02-12 HBM4 양산·상업 출하를 발표했고, 같은 해 5월 HBM4E 12단은 샘플 출하 단계였다[MEM017, MEM018]. Micron은 2025년 6월 HBM4 12단 샘플 이후 FY2026 양산을 보고했으며, HBM4 16단은 주요 고객에게 샘플을 전달한 단계다[MEM030, MEM009]. 과거 계획은 뒤에 달성되더라도 그 과거 행의 계획 상태를 실적으로 바꾸지 않는 편이 예측 학습에 적합하다.

36GB/stack, 12 DRAM dies/stack, 핀 속도 Gb/s, 스택 대역폭 TB/s는 제품 사양이다. 해당 사양만으로 회사의 HBM 총 생산량이나 월간 웨이퍼를 계산할 수 없다. Micron의 HBM3E 자원 소모 약 3:1은 같은 비트·같은 공정 조건에서 DDR5와 비교한 회사 설명이며 모든 HBM 세대의 고정 환산계수가 아니다. HBM4E 약 4:1도 당시 전망이다[MEM033, MEM034]. 수율·TSV·접합 병목도 함께 봐야 한다.

월간 메모리 웨이퍼 수는 공식 장기계열보다 외부 추정·계획이 많다. 삼성의 월 DRAM 산출량 65만~70만 장 추정은 범위 그대로 두었고, 1c DRAM 월 20만 장은 2026년 말 설비 준비·양산 준비 계획에 관한 보도다[MEM037]. HBM TSV 능력도 삼성의 2024년 말 계획이 서로 다른 시점 자료에서 13만 장과 12만 장으로 나타난다[MEM035, MEM039]. TSV 포함 범위·계획 수정 여부를 추적해야 하며 실제 웨이퍼 스타트로 합치거나 평균 내서는 안 된다.

중국 메모리는 기술 진전의 공식 확인과 생산능력 추정을 분리했다. CXMT의 8Gb DDR4 양산 발표는 2019년 9월, 판매 시작은 11월이며, LPDDR5 출시는 2023-11-28에 확인된다[CNE001, CNE002]. LPDDR5X 8533/9600Mbps는 2025년 5월 양산을 시작했지만 이 사실의 발표일은 10월 28일이다. 당시 10667Mbps 제품은 고객 샘플이었다[CNE003]. 2025년 DDR5-8000 전시는 양산 증거가 아니다[CNE004]. 2026년 9월에는 LPDDR6 및 G5 플랫폼 양산이 회사 발표로 확인되지만, G5의 11.95nm는 배열 AA half-pitch라서 다른 회사의 마케팅 공정명과 직접 비교할 수 없다[CNE006, CNE007].

CXMT의 월 능력 2020년 4.5만 장, 2024년 21만 장, 2025년 28만 장, 2026년 29만 장은 TrendForce를 인용한 2025-10-10 증권사 자료의 추정 스냅샷이다. 특히 2025E·2026E는 당시 전망이며 실현 검증값이 아니다. 표에 직경과 연중 정확한 기준일이 없어 임의로 300mm 연간 생산량으로 환산하지 않았다[CNE008]. JHICC는 유통사 제품 목록과 접근 가능한 자료의 공개 공백을 남겼다. 구독 자료의 숫자를 읽지 못했다고 능력 0으로 기록하지 않았으며, 중국의 DUV·SAQP 설명을 EUV 장비 보유의 증거로 사용하지 않았다[CNE009, CNE010].

NAND도 비트·가격·적층·세대를 독립적으로 다뤄야 한다. Micron FY2023은 NAND 비트 출하가 high-single-digit 증가하는 동안 ASP는 low-50s 하락했고, FY2024는 비트와 ASP 모두 low-30% 증가로 보고됐다[NAND06, NAND07]. 초기 Trade NAND는 IMFT의 Intel 원가 판매를 제외하는 범위여서 후속 전체 NAND와 모집단이 다르다. FY2018 원래 Trade NAND 성장 약 40%와 다음 보고서 비교 설명의 NAND 약 30%를 하나의 모순 없는 동일 시계열로 덮어쓰지 않았다[NAND03, NAND04].

Micron의 176층 출하는 2020년, 232층은 2022년에 확인된다[NAND34, NAND35]. SK hynix의 238층 양산은 2023년, 321층 양산 발표는 2024년 11월이지만 당시 고객 공급 목표는 2025년 상반기였다[NAND24, NAND25]. 삼성의 공식 9x·1xx, 8세대·9세대 표기는 공개되지 않은 정수 층수로 채우지 않았다[NAND15, NAND17, NAND18]. Kioxia BiCS9는 2025년 512Gb TLC 120층 샘플과 2026년 1Tb TLC 230층 샘플이 있어 세대 하나에 층수 하나를 강제하면 오류가 난다[NAND43, NAND44]. Gb/Tb는 비트이고 GB/TB는 바이트라는 단위 구분도 필요하다.

기업·공장 경계도 생산량 연결의 핵심이다. Intel의 Dalian 자산과 SSD 사업은 2021-12-29 SK 측으로 이전됐지만 Intel의 NAND 제조 계약은 2025-03-27까지 이어졌다[NAND45]. Intel 제조와 SK 소유 공장 양쪽에서 더하면 중복된다. WD 플래시 사업의 Sandisk 분할 효력일은 2025-02-21이며 HDD는 NAND 생산량이 아니다[NAND46]. Kioxia–Sandisk 공동 공장의 웨이퍼도 양사에 각각 100% 더할 수 없다. CBA·Xtacking은 메모리 어레이와 주변회로 웨이퍼의 접합을 포함해 완성 다이와 원재료 웨이퍼 소비가 일대일이 아니다[NAND41, NAND48, NAND50].

SOI·SiC는 별도 소재 계층이다. Soitec의 2023년 SmartSiC 최종 연 50만 장은 계획이었고, FY2026 자료의 Bernin4 능력은 연 15만 장이다[NAND51, NAND55]. 이는 실제 출하 장수가 아니다. SOI도 직경·공장별 능력, donor 재활용, 판매 기판을 구분한다. Coherent의 200mm SiC 기판·에피 출하와 Wolfspeed Mohawk Valley의 200mm 디바이스 팹은 공급망 단계가 다르므로 같은 ‘웨이퍼’라는 이유로 합산하면 안 된다[NAND52, NAND53].

EUV 장비는 주문, 모듈 출하, 시스템 출하, 고객 인도, 조립, 설치, 인수시험, 가동을 구분했다. ASML은 2021년 말 최신 세대 EUV 127대가 고객 현장에서 사용 중이라고 회고했다[EUV001]. 2025년 1분기의 ‘다섯 번째 High NA 출하’는 분기 출하 5대가 아니라 누적 출하 이정표이고, ‘3개 고객’은 장비 대수가 아니다[EUV011]. 첫 사이트 설치 1대도 해당 회사 전체 보유 대수 1대를 의미하지 않는다. 폐기·이전·재판매 정보가 부족해 이 사건들의 합계로 전세계 fleet를 구성할 수 없다.

Intel은 2023년 12월 첫 EXE:5000 모듈 출하, 2024년 4월 D1X 설치 완료·보정, 2026년 EXE:5200B 설치·인수시험 통과 확인 및 일부 Intel18A/Panther Lake 특정층 대량 생산 적용이라는 단계를 거쳤다[EUV003, EUV005, EUV009]. 2025년 2대 시험 가동은 실명 엔지니어 발언을 인용한 Reuters 보도로 별도 신뢰 경로를 표시했다[EUV008]. SK hynix의 2025년 M16 EXE:5200B 조립은 양산용 장비 조립 사실이며 High NA DRAM 양산 시작이 아니다[EUV029]. 삼성의 DRAM High NA 2028년까지 도입, TSMC의 2030년 첨단 노드 HVM 도입은 2026년 발표 시점의 계획이다[EUV026, EUV020].

TSMC의 EUV 설치 기반 점유율 약 50%와 누적 EUV 웨이퍼 처리·산출 비율 약 60%는 2020년 발표 보도이며, 2023년 설치 기반 56%, 장비 수 2019년 대비 10배·wafer moves 30배도 절대 대수가 아니다[EUV015, EUV016]. ASML의 다른 시점 누적 출하와 곱해 장비 대수를 만들지 않았다. Intel의 High NA 누적 100만 장 초과는 장비 인증·시험·R&D·일부 양산 전체 처리량이어서 양품 웨이퍼 생산·고객 출하와 다르다[EUV010]. 처리 과정의 반복·층별 노광을 분리할 수 없는 수치에는 고유 웨이퍼 수라는 의미를 추가하지 않았다.

ASML 연간 판매 표에는 또 다른 회계 시점 문제가 있다. 2022년 EUV 물리 출하는 54대, 매출 인식은 40대였고, 2023년은 출하 42대·매출 인식 53대였다[EQAS_IR2022, EQAS_IR2023, EQAS_AR2022, EQAS_AR2025]. Fast shipment와 고객 인수 시점 등이 달라 연도별 숫자가 어긋날 수 있다. 2024년 EUV 매출 인식 44대는 NXE 42대+EXE 2대, 2025년 48대는 NXE 44대+EXE 4대이므로 합계와 하위를 다시 더하지 않는다[EQAS_AR2025_FP]. 2025년 노광장비 327대와 계측·검사를 포함한 전체 시스템 535대도 범위가 다르다[EQAS_AR2025]. 중고 재판매는 새 장비 제조량과 구분한다.

공정·패키징 자료는 AI 수요가 생산 구성에 미치는 영향을 보완한다. TSMC 2025년 HPC는 연결 순매출의 58%, 3nm·5nm·7nm는 웨이퍼 매출의 각각 24%·36%·14%다[PKG004]. HPC에는 CPU·네트워크 등도 있어 AI 전용 매출이 아니다. 노드별 가격·다이 면적·수율이 달라 이 비중을 총 웨이퍼 출하량에 곱해 공정별 장수를 만들지 않았다. 2015~2016년 웨이퍼 매출은 패키징·테스트 제외 기준으로 재작성됐고 16/20nm는 원문 결합 항목을 유지했다[PKG001]. N2의 2025년 4분기 HVM은 실제 이정표이며 후속 공정 계획과 구분된다[PKG009].

CoWoS는 2023년에 제시한 2024년 말 능력 2배 목표, 2024년 산출 2배 초과 전망, 2024년 7월에 보고한 전년 대비 능력 2배 초과 현황, 2025년 능력 2배 목표가 서로 다른 기록이다[PKG013, PKG014, PKG015]. 절대 월 능력·기준일·가동률 없이 이 배수들을 연결해 확정 생산량을 만들 수 없다. Backend Fab6의 연 100만 장 초과는 SoIC/InFO/CoWoS 공유 3DFabric 공정의 12인치 등가 설계능력에 관한 회사 전망이다[PKG016]. CoWoS 전용 능력이나 전공정 로직 스타트가 아니다. SoIC의 2022년 SRAM-on-logic 양산과 2023년 AI 제품 적용, Intel EMIB·Foveros 및 삼성 I-Cube/X-Cube의 출시·검증·사용 가능 사건도 범위를 구분했다[PKG010, PKG011, PKG017, PKG018, PKG019, PKG020, PKG021, PKG022]. reticle 수는 면적 척도이지 웨이퍼 장수가 아니다.

투자는 생산의 선행·동행 요인을 연구할 수 있는 금액 지표다. TSMC 2025년 CAPEX는 명목 1,272,411백만 대만달러, R&D는 246,427백만 대만달러다[FIN_TS_2025]. 삼성 2025년 회사 전체 설비투자 52.7조 원에 DS 47.5조 원이 포함되므로 더하면 안 된다[FIN_SS_2025]. Micron FY2025 현금 PPE 취득 15,857백만 달러와 비GAAP 순 CAPEX 13,804백만 달러는 서로 다른 지표이며 정부지원금·매각 정산과 함께 확인해야 한다[FIN_MU_2026, FIN_MU_N2025]. 감가상각·R&D 비용은 현금 설비투자와 다르고, 통화·인플레이션·회계기준 차이를 조정하지 않은 원금액을 그대로 기업 간 순위로 비교해서는 안 된다.

SEMI/SEAJ 장비시장 billings는 2016년 412.4억 달러에서 2025년 1,350.6억 달러로 확대됐다[EQM01, EQM05]. 2025년 목적지별 금액은 중국 493.1억, 대만 315.0억, 한국 257.5억 달러다[EQM05]. 지역은 장비가 판매된 시장이므로 고객 본사 국적이나 반도체 생산의 최종 귀속 국가와 다르다. 전공정·후공정·시험·기타 장비가 포함되어 EUV 대수·ASML 매출·반도체회사 총 CAPEX와 직접 합산할 수 없다. 장비 총시장 금액만으로 중국의 EUV 보유나 첨단 공정 생산량을 추론하지 않았다.

AI 데이터로 쓸 때는 대상기간과 ‘그 정보를 알 수 있었던 날짜’를 두 축으로 관리해야 한다. 2026년 발간 보고서의 2025년 실적, 2025년 10월에 회고한 5월 양산, 나중에 재작성한 과거 비교치를 과거 예측 입력에 바로 넣으면 미래 정보가 샌다. reported_actual, announced_plan, company_forecast, secondary_estimate를 학습·평가에서 분리하고, 원문 언어 구간과 범위·초과·약 수식을 보존해야 한다. 숫자 없는 이정표는 숫자 0이 아니라 사건 레코드다. 월간 능력에 12를 곱한 값도 실제 연간 생산으로 정답 처리하지 않는다.

실용적인 연결 키는 회사명만이 아니라 법인·소유/운영 경계, 제품군, 공장, 웨이퍼 직경/등가 기준, 지표 정의, 대상기간, 발표일, 출처 ID다. 하나의 원문이 여러 파일에 쓰였을 때 관측을 중복 합산하지 않고, 전체·하위·공동공장·재판매 관계를 관리해야 한다. ASML 출하일 상충과 원문 비트·바이트 오기는 검증 대상으로 남긴다[EUV001, EUV002, NAND48]. 공식 실제 장수의 결측은 후속 공시 수집으로 채워야 한다.

