세계 반도체 생산·메모리·EUV·공정·투자 이력 V2.0
조사기준2026-10-17

{
  "release": "2.0",
  "as_of": "2026-10-17",
  "baseline_as_of": "2026-10-16",
  "total_records": 1663,
  "baseline_records": 779,
  "new_records": 884,
  "new_numeric_records": 730,
  "new_record_kinds": {
    "numeric_point": 699,
    "milestone": 103,
    "numeric_bound": 26,
    "qualitative": 49,
    "numeric_range": 3,
    "discrete_options": 3,
    "missing_disclosure": 1
  },
  "total_record_kinds": {
    "numeric_point": 1451,
    "numeric_range": 24,
    "numeric_bound": 32,
    "milestone": 103,
    "qualitative": 49,
    "discrete_options": 3,
    "missing_disclosure": 1
  },
  "source_records": 472,
  "unique_source_urls": 448,
  "new_source_records": 219,
  "company_entity_records": 68,
  "company_or_historical_group_records": 65,
  "industry_aggregate_records": 3,
  "metric_count": 154,
  "category_counts": {
    "wafer_history": 779,
    "equipment_lithography": 205,
    "process_technology": 156,
    "advanced_packaging": 21,
    "memory_dram": 76,
    "memory_hbm": 104,
    "memory_nand": 101,
    "materials_specialty": 12,
    "equipment_installed_base": 25,
    "financial_capex": 56,
    "financial_operations": 48,
    "equipment_market": 80
  },
  "new_component_counts": {
    "asml_equipment": 205,
    "process_packaging": 150,
    "dram_hbm": 145,
    "nand_storage": 113,
    "euv_users": 52,
    "china_memory": 35,
    "finance_capex": 104,
    "equipment_market": 80
  },
  "forecasts": 91,
  "source_date_unknown_records": 454,
  "source_date_unknown_new_records": 135,
  "metric_labels_missing": []
}

EUV·DUV 노광장비 대수
ASML 공시에서 장비 대수는 웨이퍼 생산량이 아니다. 이 자료는 2009–2025년 연간 노광장비 판매 대수와 신품·중고 구분, 2010–2025년 EUV 매출 인식 대수, 2011–2025년 주요 기술별 대수, 2026년 1~3분기의 판매 대수 및 High-NA 대수, 2026년 상반기의 기술별 대수를 공식 자료로 정리한다. 2009~2010년 일부 기술별 상세는 미확보이며, 숫자가 없는 구간을 0으로 채우지 않았다.

systems_revenue_recognized는 재무상 매출 인식에 대응하는 unit sales이다. systems_shipped는 ASML이 출하로 명시한 경우만 저장했다. Fast shipment 후 고객 인수가 다음 기간에 이루어지거나 bill-and-hold가 적용되면 두 시점은 다를 수 있다. 실제 2022년 EUV 출하는 54대·매출 인식은 40대, 2023년 출하는 42대·매출 인식은 53대였다. 2025년 Low-NA 출하 44대는 2026-10-14 발언에서 뒤늦게 확인한 수치이므로 AI 시계열에 미래 정보가 유입되지 않도록 source_publication_date로 가용 시점을 제한해야 한다. 출하를 누적해 설치기반이나 고객 보유 대수를 추정하지 않았다.

EUV 합계는 High-NA EXE를 포함한다. 2024년 44대는 NXE 42대+EXE 2대, 2025년 48대는 NXE 44대+EXE 4대다. 따라서 EUV 합계와 하위 유형을 재합산하면 이중계산된다. All lithography는 metrology/inspection을 제외한다. 반면 공시의 전체 net system sales 표 합계는 metrology/inspection을 포함하므로 2025년 535대와 노광장비 327대를 같은 지표로 결합하면 안 된다. 신품·중고 행과 기술별 행도 같은 총계를 다른 축으로 분해한 것이므로 상호 합산하지 않는다. 중고는 과거 판매한 장비를 재매입·정비해 다시 판매한 대수로, 신규 제조량이 아니다.

2017년은 ASC 606/842 도입 후 재작성 비교치를 사용한다(신품 173대·중고 24대·합계 197대). 원래 발표된 신품 수치와 혼합하지 않는다. 연간 2025년 원천은 2026-02-25 공개된 2025 Annual Report이다. 2026-H1은 EU-IFRS 법정 중간보고서의 실제 6개월 종료일(2026-06-28)을 보존하고, 분기·반기·연간 수치를 서로 덧셈하거나 연율화하지 않았다. 2026년 연간 출하·생산 계획과 수주액은 실적 대수로 수록하지 않았다. 출처별 공개일을 보존했으며, 나중 보고서에 실린 비교 수치는 해당 출처 공개 이전의 정보로 간주하면 안 된다.

미세공정·응용처·첨단 패키징
TSMC의 첨단 공정 전환과 AI/HPC 수요 변화를 분석할 수 있도록 공정별 웨이퍼 매출 비중(2015~2025년)과 플랫폼별 연결 순매출 비중(2017~2025년)을 공식 20-F 원문에서 수집했다. 공정 표는 65nm 이하의 선택 항목으로, 90nm 이상의 성숙공정이 빠져 있으므로 연도별 합계가 100%일 필요가 없다. 플랫폼 표는 여섯 공시 항목 전체를 담았다. 2015·2016년 수치는 패키징·테스트를 웨이퍼 매출에서 제외하도록 2017년 보고서가 재작성한 수치를 사용했고, 이 시기 16/20nm를 임의로 나누지 않았다. 2017·2018년 플랫폼 수치는 2019년 플랫폼 공시 도입 때 제공된 비교가능한 과거 수치다. 반올림 0%와 미공시 대시를 구분했으며, 후자를 0으로 채우지 않았다. TSMC의 2025년 HPC 비중은 58%, 3nm·5nm·7nm 웨이퍼 매출 비중은 각각 24%·36%·14%다. HPC에는 CPU·네트워크 등도 포함되므로 AI 전용 매출로 읽을 수 없다. 매출 비중에 총 웨이퍼 출하량을 곱해 공정별 생산량을 추정하는 것은 공정별 가격·수율·제품구성 차이를 무시하므로 수행하지 않았다. CoWoS는 2023년 발표한 2024년말 2배 캐파 목표, 같은 시점의 2024년 산출량 2배 초과 전망, 2024년 7월 경영진이 보고한 전년 대비 캐파 2배 초과 현황, 2025년 2배 캐파 목표를 별도 행으로 보존했다. 각 발언의 기준일과 실제·전망 상태가 다르므로 하나의 확정 연간 생산량 시계열로 연결하면 안 된다. 공식 절대 월캐파가 확인되지 않은 CoWoS·SoIC·InFO 수치는 임의 추정하지 않았다. Advanced Backend Fab 6의 연 100만 장 초과는 12인치 등가 3DFabric 공유 공정능력에 관한 회사 추정치다. CoWoS 전용능력이나 전공정 로직 웨이퍼 스타트, 해당 연도 실제 출하량이 아니다. SoIC CoW의 2022년 SRAM-on-logic 양산과 2023년 AI 플래그십 적용 양산은 범위를 구분해 보존했다. CoWoS-L의 reticle 수는 인터포저 면적 척도이지 생산량 단위가 아니다. 삼성 I-Cube/X-Cube와 인텔 EMIB/Foveros는 공식 출시·상용화·제조거점 이력으로 보완했으며, 개발 검증·즉시 사용가능·양산 시작을 서로 다른 사건으로 기록했다. AI 학습 데이터로 사용할 때는 발표일과 대상기간을 별도 특성으로 유지하고, 2026년 발간 보고서에서 회수한 2025년 실적을 2025년 당시 알려진 정보로 취급하는 미래정보 누출을 피해야 한다.

DRAM·HBM 출하·가격·제품 이력
삼성전자·SK hynix·Micron의 DRAM/HBM을 출하 bit 성장, ASP, 제품매출 mix, 제품세대·적층·대역폭, 기술단계, 월간 wafer 추정으로 나눠 기록했다. Micron은 FY2015–FY2026 연간 DRAM 자료를 중심으로 수집했으나 FY2019 bit growth/FY2022 ASP의 미공개 수치를 매출 변화에서 역산하지 않았다. high/mid/low 등 언어적 구간은 value=null 및 value_text로 보존한다. Micron FY2026은 2026-09-03 종료53주 회계연도로 CY2026과 다르다. 삼성/SK는12월결산 기준이다. HBM의 GB/stack·DRAM die 수·핀속도·TB/s는 제품 spec이며 생산 wafer 수와 무관하다. 개발, 샘플, 고객인증, 양산준비, 양산, 상업출하를 구분했으며 발표시점 계획은 이후 달성이 확인되어도 당시 상태를 유지했다. HBM 매출 비중·bit 생산 비중·wafer 투입 비중은 서로 대체할 수 없다. 공개 월간 wafer 수는 제한적이다. TrendForce의 TSV후공정 포함HBM계획능력, 취재보도의1c노드설비준비목표, 전체DRAM월생산추정을 각각secondary_estimate로 표시했고, 이를 공식 실제waferstarts 장기계열처럼 연결하거나 합산하면 안 된다. HBM3E의 약3:1 wafer trade ratio는 동일bit·동일공정 조건의 회사 설명이며 가격/원가비율 또는 모든세대에 적용할 상수로 사용할 수 없다. 공식 static파일2건은 IR개편후redirect되므로 검색색인에서 확인한자료라는 접근한계를 출처에 기록했다.

NAND·저장장치·SOI·SiC
NAND에서는 생산웨이퍼 장수, 판매 비트량, 다이 용량, 적층 수, 평균판매가격을 각각 독립 변수로 보관해야 한다. 적층 증가·QLC 전환·수율 개선으로 비트 생산은 웨이퍼 투입이 같거나 줄어도 증가할 수 있다. 이 파일의 growth는 출하 비트 증감으로 생산웨이퍼량을 대체하지 않는다. 주요 기업은 절대 bit/wafer 수량보다 증감률·기술 세대만 공개하므로 이 자료는 완전한 웨이퍼 생산량 패널이 아니다. 비공개 절대량을 점유율이나 매출에서 역산하지 않았다.
Micron은 FY2015부터 FY2026까지 공식 연간 출하·ASP 이력을 연결할 수 있으나 초기 Trade NAND와 이후 NAND의 모집단 차이가 있다. FY2018 원공시 Trade NAND 약40% 증가와 FY2019 비교표현의 NAND 약30% 증가는 별도 범위로 보존했다. high/mid/low 범위는 value=null과 원문 value_text로 저장하여 임의 중앙값·범위를 생성하지 않았다. FY2026은2026-09-03 종료53주 회계연도이며 달력2026 전체가 아니다.
공정세대와 수직 적층은 같은 축이 아니다. Samsung은 공식 발표에서9x/1xx 또는8·9세대만 공개한 경우 층수를 정수로 만들지 않았다. Micron G9도 이 발표에서276층을 확인하지 않아 층수로 채우지 않았다. Kioxia BiCS9는2025년512GbTLC120층과2026년1TbTLC230층 제품이 존재하므로 세대마다 단일층수를 부여하면 오류가 생긴다. Kioxia–Sandisk CBA와 YMTC Xtacking은 메모리웨이퍼와 주변회로웨이퍼 접합을 포함하므로 완성 NAND 다이의 층수와 원재료웨이퍼소비는 일대일이 아니다.
개발·학회발표·샘플·양산·고객출하를 metric으로 구분했다. SK hynix321층은2024-11양산 발표지만 고객공급2025상반기는 당시계획이다. SK128층2019-06발표는양산시작으로기재하지만2019Q4실적발표에서는2020년양산계획이라표현되어제품/양산램프정의의차이를추적해야한다. SK176층자료는웹게시일2020-12-04와본문일12-07이다. YMTC64층자료게시일2019-09-17/행사일09-02,128층게시일2020-04-12/본문일04-13을분리했다. YMTC64층영문각주의256MB는본문256Gb와불일치하므로적극검증대상이다.
Intel–SK hynix는2021-12-29 Dalian자산·SSD사업이전뒤에도Intel이SK소유공장에서NAND를생산했으며2025-03-27제조계약이종료됐다. Solidigm·Intel·SK그룹합계는중복될수있다. WDflash는2025-02-21분할되어Sandisk가02-24독립주식거래를시작했고,HDD수량은NAND가아니다. Kioxia/Sandisk공동공장의물리적웨이퍼를양사각각100%로합산해서는안된다.
SOI·SmartSiC·bulkSiC는기판/소재이고WolfspeedMohawkValley는SiC디바이스fab이다. Soitec최종50만장능력은2023계획이지실제연간출하가아니다. 원재료기판·소자fab가공웨이퍼·메모리bit·적층수는모두별도단위로보관한다. Gb/Tb는bit,GB/TB는byte이며8bits=1byte이다. 공시일이예측시점보다늦은자료를과거학습특징에사용하면미래정보누설이발생하므로publication_date와period를별도로필터링해야한다.

고객별 EUV·High-NA 도입 이력
EUV 고객별 이력은 장비 대수 연간 패널보다 사건·상태 이력으로 구축하는 편이 신뢰도가 높다. 이 파일은 공식 발표를 우선하며, Intel·TSMC의 실명 회사 발언을 인용한 2차 보도는 secondary_estimate로 명확히 분리했다. 해당 표시는 산술 추정과 동일하다는 뜻이 아니라, 1차 장비 대장·발표 원문을 확보하지 못한 보도 경로를 뜻한다.

장비 관련 metric을 주문(purchase_order), 모듈 출하, 완성 시스템 출하, 현장 인도, 조립, 설치, 인수시험 통과, 가동(in use/operating)으로 나눴다. first_*_event_quantity=1은 그 사건에서 확인된 장비 한 대이며 해당 회사의 총 보유 대수가 아니다. ASML의 누적 출하·세계 사용 중 장비와 고객별 사건을 합산하면 중복된다. 2021년 ASML의 127대는 최신 세대 EUV 사용 중 장비라는 원문 범위에 한정한다. ASML 연간 매출 인식 판매량은 이 파일에서 반복하지 않는다.

High NA는 같은 EUV라도 기존 NXE Low NA 0.33과 EXE High NA 0.55를 별도 기술로 취급한다. Intel의 2023년 12월 첫 모듈 출하, 2024년 4월 D1X 설치·보정, 2025년 2대 시험 가동 보도, 2026년 EXE:5200B 인수시험 완료 확인 및 일부 Intel18A/Panther Lake 양산은 서로 다른 단계다. SK hynix의 2025년 EXE:5200B M16 조립은 양산용 장비 설치 사건이며 High NA DRAM 양산 개시로 읽지 않는다. Samsung의 2024년 NRD-K High NA는 미래 계획, 2026년 발표한 DRAM High NA HVM by2028은 여전히 계획이다. TSMC는 2025년 High NA용 리소그래피 기술 개발을 보고했고 2026년에는 2030년 advanced-node HVM 도입 의향을 밝혔다. 이 문장들로 현재 연구 장비 0대 또는 특정 대수를 정하지 않는다.

TSMC의 세계 설치 기반 2019년42%, 2020년8월약50%, 2023년56%와 2019년 대비 장비10배/wafer moves30배는 절대 대수가 아니다. ASML의 전세계 누적 판매/출하와 발표 시점·모집단이 달라 곱셈 환산하지 않았다. EUV wafer moves 및 처리 웨이퍼는 같은 웨이퍼의 층별·시험 반복을 포함할 수 있다. Intel의 누적100만장 초과도 인증·R&D·일부양산 전체 처리량이므로 회사의 양품 wafer production/shipments와 결합하면 안 된다. 삼성 D1x 100만은 모듈 개수이며 2021년14nm의 5는 공정층 수다.

과거 계획과 실제 결과를 같은 행으로 덮어쓰지 않았다. Micron이 2021년 제시한 2024년 EUV HVM 목표, 2023년의 2025년 이후 1γ 계획, 2025년 샘플/production-node shipments 및 FY2025Q4 일본 첫 설치는 별개 이력이다. Micron의 FY2025 종료는 2025-08-28이며 발표일과 설치 기간을 구분했다. 레거시 Micron IR PDF 일부는 현재 사이트 개편으로 홈으로 리디렉션되거나 접근이 실패하지만 검색 색인에 1차 문서 문구가 남아 있다. 해당 출처는 source_type에 indexed를 표시하고 일본 설치는 SEC Proxy로 교차 확인했다.

공개 공백: Intel 전체 EUV fleet, Samsung 전체·공장별 fleet, SK hynix 전체 fleet, Micron 전체 fleet 및 고객별 연간 설치·폐기·이전 대수는 확인된 공식 연간 시계열이 없다. TSMC도 절대 장비 대수의 공식 장기 시계열을 확보하지 못했다. 이 공백은 0이 아니며 원가·투자액·클린룸 면적·시장 점유율로 장비 대수를 역산하지 않았다. 확인 안 된 삼성·TSMC High NA 도입 보도와 거래 관계 추측은 실제 대수 행에서 제외했다.

출처 충돌: ASML의 2022년 상세 회고와 사진 설명은 100번째 EUV 출하를 2020년12월로 쓰지만 현재 제품 페이지는 2020년초라고 한다. 이 파일은 날짜가 명시된 상세 회고를 기준으로 두고 상충 내용을 노트에 보존한다. TSMC 2024년 AnandTech 전재 본문은 10배/56%의 연도를 일부2024로 서술하지만 같은 표와 TSMC의 직접 답변 인용은2023이다. 2023을 채택했다. SK hynix High NA 페이지 상단은2025-09-02, 본문 dateline은2025-09-03으로 하루 차이가 있어 본문 일자를 사용했다.

중국 DRAM·제품·생산능력
CXMT의 DDR4는 2019년 9월 양산 발표, LPDDR5는 2023년 11월 제품 출시와 고객 검증이 공식 확인된다. LPDDR5X 8533/9600Mbps는 2025년 5월 양산을 시작했으며 이 사실의 발표일은 10월 28일이다. 같은 발표 당시 10667Mbps는 고객 샘플 단계였다. DDR5-8000/24Gb는 2025년 11월 전시 자료에서 확인되므로 전시를 양산으로 바꾸지 않았다. 수집일 이전인 2026년 9월에는 LPDDR6 양산과 G5 플랫폼 및 24Gb LPDDR5X 양산이 공식 발표되었다. G5의 11.95nm는 배열 AA half-pitch이며 통상적인 공정 노드명과 직접 동일시하지 않는다. 공개 생산능력 표는 TrendForce를 인용한 2025년 10월 증권사 자료의 추정 스냅샷이고 2025E/2026E는 당시 전망으로 보존했다. JHICC는 유통사 자료의 DDR4/LPDDR4X 제품 목록까지만 확인했으며 공개 TrendForce 숫자는 구독 제한으로 결측 처리했다. 중국 EUV 보유 대수를 0으로 기입하지 않았고 DUV/SAQP와 EUV를 혼동하지 않았다.

설비투자·R&D·감가상각
설비투자는 당해 생산량이나 장비구매 대수와 다르다. TSMC CAPEX는2001–2025 명목NTD, Samsung은2016–2025 전체와DS, Micron은FY2023–26현금PPE와FY2024–26비GAAP순CAPEX를 분리했다. Samsung 전체와DS를 합산하지 않고 Micron 현금PPE·순CAPEX·정부지원금을 중복합산하지 않는다. Micron FY2026은2026-09-03종료53주이며Calendar2026실적이 아니다. 환율 변환과인플레이션 조정은 하지 않았다. R&D와상각비는 회계 비용으로, 설비투자의 현금유출과다르다.

지역별 반도체 제조장비시장
SEMI/SEAJ 장비시장 통계를2016–2025세계및7지역으로확장했다.세계합계는2016년41.24십억USD,2021년102.64십억USD,2025년135.06십억USD다.2025본사발표135.1은반올림이며세부표135.06을사용했다.이시장에는노광뿐아니라전공정·후공정·시험·기타장비가포함되므로ASML EUV대수나회사CAPEX와직접합산하지않는다.지역은장비시장목적지이며기업국적이나매출귀속국가와다르다.공식일본어번역의최초게시일이확인안된경우null로두고원통계발표일을별도기록했다.